

Предварительные технические характеристикиADuC844

ХАРАКТЕРИСТИКИ

Прецизионные Сигма-Дельта АЦП

Два независимых АЦП (с разрешением 24 и 16 разрядов)

Основной АЦП – 24 разряда без пропуска кодов

Эффективное разрешение на частоте 20Гц составляет по среднему квадрату шумов 21 разряд (18.5 разряда от пика – до пика)

Дрейф смещения – 10нВ/⁰С

Дрейф коэффициента передачи – 0.5ppm/⁰С

Память

62КБ FLASH/EE внутренней памяти программ
4КБ FLASH/EE внутренней памяти данных

Сохранность данных во Flash/EE 100лет

Число циклов программирования 100К
..3-х уровневая защита кода в памяти
программ

Последовательная загрузка кода в составе
схемы (без дополнительной аппаратуры)

Время загрузки не превышает 5 сек

2304 байт внутренней памяти данных - ОЗУ
(RAM)

Ядро 8051

Система команд совместима с МК 8051

Ядро высокого быстродействия с
одноцикловыми командами

Внешний кварцевый резонатор на 32КГц

Программируемая система ФАПЧ (12.58МГц,
максимум)

3 Счетчика/Таймера 16 разрядов

26 программируемых линий В/В

11 источников прерывания с 2 уровнями
приоритета

Два указателя данных, 11-разрядный
указатель стека

Периферия кристалла

Встроенная схема сброса по подаче питания

12-разрядный ЦАП (выход - напряжение)

Два 16 разрядных выхода ШИМ - ΣΔ ЦАП

Внутренний температурный сенсор

Два источника тока возбуждения внешних
датчиков

Счетчик временного интервала (TIC)

Порты последовательного обмена UART, I2C[®]
и SPI[®]

Генератор сетки частот последовательного
обмена (включая 115.200)

Сторожевой таймер (WDT)

Монитор источника питания (PSM)

Питание

Режимы питания: Нормальный 2.3mA (при

напряжении 3.6В на тактовой частоте
CLK=1.57МГц),

Ждущий со снятым питанием 20мкА, макс
(при работающем таймере T1C и напряжении
5В или 3В)

Корпус и диапазон температур

52-конт. MQFP (14x14мм) -40 - +125 ⁰С

56-конт. CSP (8x8)мм -40 - +85 ⁰С

ПРИЛОЖЕНИЯ

Интеллектуальные датчики

Взвешивающие устройства


Портативный инструмент, Системы с
батарейным питанием

Передатчики сигналов 4-20ма

Системы сбора информации

Системы прецизионного мониторинга

ФУНКЦИОНАЛЬНАЯ БЛОК-СХЕМА



ОБЩЕЕ ОПИСАНИЕ

ADuC844 является функционально законченным контроллером интеллектуальных датчиков и включает в себя высококачественные АЦП высокого разрешения, 8-ми разрядный программируемый микроконтроллер и Flash/EE память программ и данных на одном кристалле.

Два независимых АЦП (основной и вспомогательный) обслуживают несколько каналов, включая датчик температуры. В составе основного АЦП имеется усилитель с программируемым усиливанием (PGA), что позволяет непосредственно измерять этим АЦП сигналы низкого уровня. АЦП с

встроенными цифровыми фильтрами и программируемым потоком выходных данных предназначены для измерения низкочастотных сигналов в широком динамическом диапазоне таких, как сигналы с устройств взвешивания, с тензометров или сигналы с температурных датчиков.

Устройство работает с внешним кварцевым резонатором 32КГц, при этом, внутренняя система ФАПЧ преобразует эту частоту в высокую – 12.58МГц. Далее высокая частота пропускается через программно-управляемый делитель, выходная частота которого используется в качестве основной тактовой частоты МК. Ядром МК является контроллер 8052 с одноцикловой архитектурой генерации команд, обеспечивающий пиковую производительность до 12.58 MIPS при выполнении

команд из набора инструкций МК 8051.

На кристалле располагается 62К байт неразрушаемой Flash/EE памяти программ, а также 4К байт неразрушаемой Flash/EE памяти данных и 2304 байта памяти с произвольным доступом. Память программ (кода) можно трансформировать в память данных с тем, чтобы получить память данных объемом до 60К байт, необходимую для приложений, связанных со сбором больших информационных массивов.

Заводское ПЗУ поддерживает режимы загрузки и отладки системы через последовательный порт (UART), а также режим ее отладки через один внешний контакт (EA). ADuC844 поддерживается недорогим аппаратно-программным комплексом разработки QuickStart™.

Спецификации ADuC844¹ ($V_{DD}=2.7\text{ В}$ до 3.6 В или 4.75 В до 5.25 В , $DV_{DD}=2.7\text{ В}$ до 3.6 В или 4.75 В до 5.25 В , $\text{REFIN}(+)=+2.5\text{ В}$; $\text{REFIN}(-)=\text{AGND}$; $\text{AGND}=\text{DGND}=0\text{ В}$; $\text{XTAL1}/\text{XTAL2}=32.768\text{ КГц}$
Резонатор; Все спецификации приводятся для T от T_{\min} до T_{\max} , если не оговаривается особо.)

ПАРАМЕТР	МИН	СРЕД	МАКС	ЕДИНИЦЫ	УСЛОВИЯ ИЗМЕРЕНИЯ
ОСНОВНОЙ АЦП					
Частота (скорость) преобразования Без пропуска кодов ²	5.35 24	19.79	105	Гц Разрядов	По обоим каналам На частоте преобр. 19.79 Гц
Разрешение		13.5 18.5		Разряды р-р Разряды р-р	$\pm 20\text{ мВ}$ диапазон, 20 Гц част.пр. $\pm 2.56\text{ В}$ диапазон, 20 Гц час.пр.
Выходной шум	Табл.	IX – X в АЦП	Опис.		Выходной шум зависит от выбранных частоты преобразования и усиления 1 LSB_{16}
Интегральная нелинейность Ошибка смещения ³			± 15	ppm от FSR мкВ	
Дрейф смещения Ошибка верхнего предела (полн.шкалы) ⁴		± 3 ± 10 ± 10		нВ/ $^{\circ}\text{C}$ мкВ	
Дрейф усиления ⁵	80	± 0.5	ppm/ $^{\circ}\text{C}$		
Согласование диапазонов АЦП		± 2	мкВ		
Ослабление влияния напр. питания (PSR)		113	дБ	дБ	$A_{IN}=18\text{ мВ}$ $A_{IN}=1\text{ В}$ на диапазоне $\pm 2.56\text{ В}$ $A_{IN}=7.8\text{ мВ}$ диап. $\pm 20\text{ мВ}$
Ослабление синфазного сигнала (CMR)	95			дБ	$DC A_{IN}=7.8\text{ мВ}$ диап. $\pm 20\text{ мВ}$
На A_{IN} (аналоговый вход)		113		дБ	$DC A_{IN}=1\text{ В}$ на диап. $\pm 2.56\text{ В}$
На A_{IN}					
Ослабление синфазного сигнала на частоте 50/60 Гц	95			дБ	Частота преобразования 20 Гц
На A_{IN} (аналоговый вход)					$50\text{ Гц}/60\text{ Гц} \pm 1\text{ Гц}, A_{IN}=7.8\text{ мВ},$ диап $\pm 20\text{ мВ}$
На A_{IN}	90			дБ	$50\text{ Гц}/60\text{ Гц} \pm 1\text{ Гц}, A_{IN}=1\text{ В},$ диап $\pm 2.56\text{ В}$
Ослабление противофазного сигнала на частоте 50/60 Гц	60			дБ	$50\text{ Гц}/60\text{ Гц} \pm 1\text{ Гц}, 20\text{ Гц}$ част.пр
АНАЛОГОВЫЕ ВХОДЫ ОСНОВН. АЦП					
Диапазон дифференциальных входных напряжений ^{9,10}					
Биполярный режим (ADC0CON.5=0)	± 1024	$x V_{ref}$	/ Усилен.	Вольт	$V_{ref}=\text{REFIN}(+)-\text{REFIN}(-)$ или (внутр. ИОН = 1.25 В), Усиление от 1 до 128
Униполярный режим (ADC0CON.5=1)	$0\div 1024$	X REFIN/	Усилен.	Вольт	$V_{ref}=\text{REFIN}(+)-\text{REFIN}(-)$ Усиление от 1 до 128
Входной ток ²			± 1 ± 5	нА нА	$T_{max}=85\text{ }^{\circ}\text{C}$ $T_{max}=125\text{ }^{\circ}\text{C}$
Дрейф входного тока		± 5 ± 15	$\mu\text{A}/^{\circ}\text{C}$ $\mu\text{A}/^{\circ}\text{C}$		$T_{max}=85\text{ }^{\circ}\text{C}$ $T_{max}=125\text{ }^{\circ}\text{C}$
Абсолютные ограничения входного тока на A_{IN} ²	$A_{GND}+0.1$		$A_{GND}-0.1$	В	
ВХОДЫ ВНЕШНЕГО ИОН (REFIN)					
Диапазон напряжений на REFIN ²	1	2.5 $\div -1$	AV_{dd}	Вольт	Оба АЦП разрешены
Средний входной ток		$\div -0.01$		мкА/Вольт	
Дрейф среднего входного тока	0.3		0.65	нА/ $^{\circ}\text{C}$	Разряд NOXREF активен если $V_{REF}<0.3\text{ В}$
Порог переключения «Нет внешнего ИОН»				Вольт	Разряд NOXREF пассивен если $V_{REF}>0.65\text{ В}$
Ослабление синфазного сигнала на постоянном токе (DC)	125			дБ	$DC, A_{IN}=1\text{ В}, \text{Диапзон}=\pm 2.56\text{ В}$
Ослабление синфазного сигнала на частоте 50/60 Гц	90			дБ	$50/60\pm 1\text{ Гц}, A_{IN}=1\text{ В},$ Диапзон = $\pm 2.56\text{ В}$
Ослабление противофазного сигнала на частоте 50/60 Гц	60			дБ	$50/60\pm 1\text{ Гц}, A_{IN}=1\text{ В}, \text{Частота}$ преобразования = 59.4 Гц

ПАРАМЕТР	МИН	СРЕД	МАКС	ЕДИНИЦЫ	УСЛОВИЯ ИЗМЕРЕНИЯ
ДОПОЛНИТЕЛЬНЫЙ АЦП					
Без пропуска кодов ²	16	16		Разрядов	На частоте преобразов. 20Гц
Разрешение		Табл.XII		Разряды р-р	Диапазон=±2.5В, 20Гц час.пр.
Выходной шум			±15	ppm от FSR	Вых. шум зависит от частоты преобразования
Интегральная нелинейность			-2	LSB	1 LSB ₁₆
Ошибка смещения ³			1	мкВ/°C	
Дрейф смещения			-2.5	LSB	
Ошибка верхнего предела (плн.шкалы) ⁴			±0.5	ppm/°C	
Дрейф усиления ⁵				дБ	
Ослабление влияния напр. питания (PSR)	80			Разряды р-р	AIN=1В на диапазоне ±2.5В
Ослабление противофазного сигнала				дБ	AIN=7.8 мВ диап. ±20мВ
На частоте 50/60Гц ²				дБ	
На AIN (аналоговый вход)	60				50Гц/60 ±1Гц, 19.79Гц част.пр
На REFIN (вход внешнего ИОН)	60				50Гц/60 ±1Гц, 19.79Гц част.пр
ВХОДЫ ДОПОЛНИТЕЛЬНОГО АЦП					
Диапазон дифференциального входного напряжения ^{9,10}		±REFIN		Вольт	REFIN=(+)-(-) или (1.25В внешний ИОН)
(Биполярный реж. ADCOCON3=0)					
(Униполярный реж. ADCOCON3=1)	0	->REFIN		Вольт	REFIN=(+)-(-) или (1.25В внешний ИОН)
Средний входной ток			125		
Дрейф входного тока			±2	нА/В	
Абсолютный предел входного напряжения на входе AIN ^{2,11}	Agnd -0.03		Avdd +0.03	пА/В/°C	
СИСТЕМНАЯ КАЛИБРОВКА АЦП					
Предел калибровки полной шкалы			+1.05 FS	Вольт	
Предел калибровки нуля шкалы	-1.05 FS		2.1 FS	Вольт	
Диапазон входных сигналов	0.8 FS			Вольт	
ЦАП					
Диапазон сигналов		0 ->Vref 0 ->AVdd		Вольт	DACCON.2=0
Резистивная нагрузка			10	Вольт	DACCON.2=1
Емкостная нагрузка			100	КОм	С выхода ЦАП-а на землю
Выходной импеданс			0.5	пФ	С выхода ЦАП-а на землю
Isink			50	Ом	
				мкА	
Спецификации по пост. току ⁷					
Разрешение		0 ->Vref 0 ->AVdd		Разряды	
Относительная точность			-1	LSB	
Дифференциальная нелинейность			±50	Разряд	
Ошибка смещения			±1	мВ	
Ошибка усиления ⁸				%	
Спецификация по переменному току ^{2,7}	12	±3			
Время установления вых. напряжен.					От диапазона Avdd
Импульсная энергия, передаваемая из цифровой части в аналоговую					От диапазона Vref
Время установки до 1 LSB					
При переносе 1 в ст. разряд					
ВНУТРЕННИЙ ИОН					
ИОН АЦП					
Величина опорного напряжения	1.237	1.25	1.2625	Вольт	Допуск при 25 °C и Vdd=5В
Ослабление влияния источн. питания		45		дБ	
Температурный коэффициент ИОН		100		ppm/°C	
ИОН ЦАП					
Величина опорного напряжения	2.475	2.5	2.525	Вольт	Допуск при 25 °C и Vdd=5В
Ослабление влияния источн. Питания		50		дБ	
Температурный коэффициент ИОН		±100		ppm/°C	

ПАРАМЕТР	МИН	СРЕД	МАКС	ЕДИНИЦЫ	УСЛОВИЯ ИЗМЕРЕНИЯ
ДАТЧИК ТЕМПЕРАТУРЫ					
Точность Температурное сопротивление (θ_{JA})	+/-2 90 52			°C °C/Вт °C/Вт	Для корпуса MQFP Для корпуса CSP
ИСТОЧНИК КОНТРОЛЯ ЦЕЛОСТНОСТИ ПЕРВИЧНОГО ПРЕОБРАЗОВАТЕЛЯ					
Ток AIN+ Ток AIN - Начальный допуск при 25 °C Дрейф	-100 100 +/-10 0.03			нA нA % %/°C	Выбран вход AIN+ основного АЦП Выбран вход AIN- основного АЦП
ИСТОЧНИКИ ТОКА ВОЗБУЖДЕНИЯ					
Выходной ток Начальный допуск при 25 °C Дрейф Начал. согласование токов при 25 °C Относительный дрейф Нестабильность по входу (от AV _{DD}) Нестабильность по нагрузке Допустимое выходное напряжение	-200 +/-10 200 +/-1 20 1 Agnd		0.1 Agnd-0.6	мкA % ppm/°C % ppm/°C мкA/B Вольт Вольт	От каждого источника Согласование обоих источн. AVdd=5B+/-5%
МОНИТОР ИСТОЧНИКА ПИТАНИЯ (PSM)					
Диапазон порога срабатывания по AV _{DD} Точность установки порога по AV _{DD} Точность установки порога по DV _{DD} Диапазон порога срабатывания по DV _{DD} Точность установки порога по DV _{DD} Точность установки порога по DV _{DD}	2.63 2.63		4.63 +/-3 +/-3 4.63 +/-3 +/-3	Вольт % Вольт % % % % %	Существует 4 точки Tmax=85 °C Tmax=125 °C Существует 4 точки Tmax=85 °C Tmax=125 °C
РЕЗОНАТОР (XTAL1 и XTAL2)					
Логические входы, только XTAL1 ² V _{INL} низкий входной уровень напр. V _{INL} низкий входной уровень напр. V _{INH} высокий входной уровень напр. V _{INH} высокий входной уровень напр. Входная емкость XTAL1 Выходная емкость XTAL2	3.5 2.5		0.8 0.4 18 18	Вольт Вольт Вольт Вольт пФ пФ	DVdd=5B DVdd=3B DVdd=5B DVdd=3B
ЛОГИЧЕСКИЕ ВХОДЫ					
Все входы кроме SCLOCK, RESET и XTAL1 ² V _{INL} низкий входной уровень напр. V _{INL} низкий входной уровень напр. V _{INH} высокий входной уровень напр. SCLOCK и RESET, только (На вх. тригг. Шмидта) ² V _{T+} V _{T+} V _{T-} V _{T-} V _{T+} - V _{T-} Входные токи Порт 0, P1.2 -> P1.7, EA/ SCLOCK, MOSI, MISO, SS/ ¹³	2.0 1.3 0.95 0.8 0.4 0.3 -10		0.8 0.4 3.0 2.5 1.4 1.1 0.85 +/-10 -40	Вольт Вольт Вольт Вольт Вольт Вольт мкA мкA	DVdd=5B DVdd=3B DVdd=5B DVdd=3B DVdd=5B или 3B Vin=0B или Vdd Vin=0B, DVdd=5B, Внутр. резисторы на питание Vin=DVdd, DVdd=5B Vin=0B, DVdd=5B Vin=DVdd=5B, Внутр.резисторы на 0 Vin=DVdd, DVdd=5B Vin=2B, DVdd=5B Vin=0.45B, DVdd=5B Для всех цифровых входов
RESET P1.0, P1.1, Порты 2 и 3 Входная емкость	35		+/-10 +/-10 105 +/-10 -660 -75 5	мкA мкA мкA мкA мкA пФ	Vin=DVdd, DVdd=5B Vin=0B, DVdd=5B Vin=DVdd=5B, Внутр.резисторы на 0 Vin=DVdd, DVdd=5B Vin=2B, DVdd=5B Vin=0.45B, DVdd=5B Для всех цифровых входов

ПАРАМЕТР	МИН	СРЕД	МАКС	ЕДИНИЦЫ	УСЛОВИЯ ИЗМЕРЕНИЯ
ЛОГИЧЕСКИЕ ВЫХОДЫ (Исключая XTAL2) ²					
V_{ON} высокий выходной уровень напр.	2.4			Вольт	DVdd=5В, I _{source} =80мкА
V_{OL} низкий выходной уровень напр. ¹⁴	2.4		0.8	Вольт	DVdd=3В, I _{source} =20мкА
Ток утечки в плавающем состоянии			0.8	Вольт	I _{sink} =8mA,
Емкость выхода в плавающем состоянии			0.8	Вольт	SCLOCK, MOSI/SDATA
			+/-10	мА	I _{sink} =10mA, P1.0, P1.1
		5		пФ	I _{sink} =1.6mA, Прочие выходы
ЗАДЕРЖКА ЗАПУСКА					
По включению питания	300			мс	
По внешнему RESET в Нормальном Реж.	3			мс	Zадается в WDCON SFR
По сбросу от WDT в Нормальном Реж.	3			мс	
По выходу из холостого режима	10			мкс	
По выходу изждущего Режима					PLLCON.7=0
Осциллятор включен					
По сигналу прерывания INT0	20			мкс	
По сигналу прерывания от SPI	20			мкс	
По прерыванию от Таймера (TIC)	20			мкс	
По внешнему сигналу RESET	3			мкс	
Осциллятор остановлен					PLLCON.7=1
По сигналу прерывания INT0	20			мкс	
По сигналу прерывания от SPI	20			мкс	
По внешнему сигналу RESET	5			мс	
СПЕЦИФИКАЦИЯ Flash/EE ПАМЯТИ¹⁴					
Надежность ¹⁶	100000			Циклов	
Сохранность данных ¹⁷	100			Лет	
ТРЕБОВАНИЯ К ИСТОЧНИКАМ ПИТАНИЯ					
Напряжение Источников					
Avdd с номиналом 3В	2.7		3.6	Вольт	
Avdd с номиналом 5В	4.75		5.25	Вольт	
Dvdd с номиналом 3В	2.7		3.6	Вольт	
Dvdd с номиналом 5В	4.75		5.25	Вольт	
ПОТРЕБЛЕНИЕ ОТ ИСТОЧНИКА 5В					
В нормальном режиме ^{18, 19}					4.75В < DVdd < 5.25В, AVdd=5.25В
Ток от DVdd			4	мА	Частота ядра=1.57МГц
	13		16	мА	Частота ядра=12.58МГц
Ток от AVdd			180	мкА	
В ждущем режиме			53	мкА	T _{max} =85°C; Осц=Вкл.; TIC=Вкл.
Ток от DVdd			100	мкА	T _{max} =125°C; Осц=Вкл.; TIC=Вкл.
			30	мкА	T _{max} =85°C; Осц=Выкл.
Ток от DVdd			80	мкА	T _{max} =125°C; Осц=Выкл.
			1	мкА	T _{max} =85°C; Осц=Выкл/Вкл.
Ток от AVdd			3	мкА	T _{max} =125°C; Осц=Выкл/Вкл.
Среднее потребление тока периферией (AIdd и DIdd)					
Основной АЦП			1	мА	
Вспомогательный АЦП			0.5	мА	
Монитор источника питания			50	мкА	
ЦАП			150	мкА	
Двух источников тока возбуждения			400	мкА	

ПАРАМЕТР	МИН	СРЕД	МАКС	ЕДИНИЦЫ	УСЛОВИЯ ИЗМЕРЕНИЯ
ПОТРЕБЛЕНИЕ ОТ ИСТОЧНИКА ЗВ					
В нормальном режиме ^{18, 19}					4.75B < DVdd < 5.25B, AVdd = 5.25B Частота ядра = 1.57МГц Частота ядра = 12.58МГц
Ток от DVdd		8	2.3 10 180	мА мА мкА	
Ток от AVdd			20	мкА	Tmax = 85°C; Осц = Вкл.; TIC = Вкл.
В ждущем режиме ^{18, 19}			40	мкА	Tmax = 125°C; Осц = Вкл.; TIC = Вкл.
Ток от DVdd		10		мкА	Osц = Выкл. Tmax = 125°C; Osц = Выкл.
Ток от AVdd			80 1 3	мкА мкА мкА	Tmax = 85°C; Osц = Выкл/Вкл. Tmax = 125°C; Osц = Выкл/Вкл.

Примечания:¹ Температурный диапазон для ADuC844BS (корпус MQFP) от -40°C до +125°C.

Температурный диапазон для ADuC844BS (корпус CSP) от -40°C до +85°C.

² Эти данные не являются результатом испытаний, но гарантируются самой конструкцией и/или характеристикой при выпуске устройства.³ Данная ошибка может быть скомпенсирована Системной калибровкой нуля.⁴ Основной АЦП калибруется при изготовлении при 25°C AVDD=DVDD=5В, что обеспечивает ошибку верхнего предела (полной шкалы) 10 мкВ. Если условия эксплуатации по питанию или температуре существенно отличаются от приведенных, то Внутренняя Калибровка полной шкалы восстановит данную цифру – 10 мкВ. Системная калибровка нуля и верхнего предела вовсе ликвидируют данную ошибку.⁵ Дрейф усиления является дрейфом диапазона устройства. Для расчета полного дрейфа к дрейфу усиления следует добавить дрейф смещения.⁶ Дополнительный АЦП калибруется при изготовлении при 25°C AVDD=DVDD=5В, что обеспечивает ошибку верхнего предела (полной шкалы) – 2.5 МЗР. Системная калибровка нуля и верхнего предела вовсе ликвидируют данную ошибку.⁷ Линейность ЦАП и спецификации по переменному току рассчитываются используя: уменьшенный диапазон от 48 до 4095 при 0 до V_{REF} уменьшенный диапазон от 100 до 3950 при 0 до V_{DD}⁸ Ошибка усиления является величиной ошибки диапазона ЦАП.⁹ В общей терминологии, диапазон биполярного входного напряжения основного АЦП дается как: Диапазон = ±(VREF 2^{RN})/125, где:

VREF = REFIN(+) относительно REFIN(-) и VREF = 1.25В, если выбран внутренний ИОН.

RN = десятичный эквивалент RN2, RN1, RNO,

т.е. VREF = 2.5В и RN2, RN1, RNO = 1, 1, 0 Диапазон = ±1.28В.

в униполярном режиме, как рассматривается в данном примере, эффективный диапазон составляет 0В – 1.28В.

¹⁰ Когда для АЦП выбран внутренний ИОН через биты XREFO и XREF1 в ADC0CON и ADC1CON, соответственно, опорное напряжение составляет 1.25В.¹¹ В биполярном режиме на дополнительный АЦП можно подавать напряжение не менее AGND – 30mВ, как указано в предельно допустимых параметрах. Несмотря на то, что в биполярном режиме напряжение меняется от -VREF до +VREF, отрицательное напряжение ограничено величиной – 30mВ.¹² При данных испытаниях корпус CSP ADuC844BCP остается не подключенным.¹³ Контакты SPI для данного испытания конфигурируются как цифровые входы.¹⁴ Контакты сконфигурированы только для режима I²C.¹⁵ Характеристики сохранности данных Flash/EE памяти справедливы как для Flash/EE памяти программ, так и данных.¹⁶ Надежность определяется как 100K циклов, в соответствие с JEDEC Std. 22 Method A117 и она измеряется при -40°C, +25°C, +85°C и +125°C; типовая надежность при температуре +25°C составляет 700K циклов.¹⁷ Эквивалентное время сохранности информации при температуре перехода T_J = 55°C, в соответствие с JEDEC Std. 22 Method A117. Интервал сохранности, основанный на энергии активации 0.6 эВ, уменьшается с ростом температуры.¹⁸ Потребление тока от источника измеряется для 3-х режимов – Нормального, Холостого и Ждущего при следующих условиях:

Нормальный: Reset = 0.4В, Цифровые порты B/B = отключены от нагрузки, Тактовая частота ядра меняется с помощью бит CD в PLLCON, Ядро исполняет программный цикл во внутренней памяти.

Холостой: Reset = 0.4В, Цифровые порты B/B = отключены от нагрузки, Тактовая частота ядра меняется с помощью бит CD в PLLCON, PCON.0 = 1, Выполнение программы приостановлено.

Ждущий: Reset = 0.4В, Все контакты P0 и контакты P1.2 – P1.7 = 0.4В, Все прочие цифровые порты

B/B = отключены от нагрузки, Тактовая частота ядра меняется с помощью бит CD в PLLCON, PCON.1 = 1, Выполнение программы приостановлено, Осциллятор либо включен, либо выключен в соответствие с битом OSC_PD (PLLCON.7) в PLLCON SFR.

¹⁹ Ток, потребляемый от источника DV_{DD} во время выполнения цикла программирования или стирания Flash/EE памяти увеличится приблизительно на 3mA (при 3В питании) и на 10ма (при 5В питании).

Спецификации могут изменяться без специального извещения.

Предельно допустимые параметры¹
(Ta = +25 °C, если не оговаривается особо)

AV _{DD} к AGND	-0.3В до +7В
AV _{DD} к DGND	-0.3В до +7В
DV _{DD} к AGND	-0.3В до +7В
DV _{DD} к DGND	-0.3В до +7В
AGND к DGND ²	-0.3В до +0.3В
AV _{DD} к DV _{DD}	-2В до +5В
Аналоговые входы к AGND ³	-0.3В до AV _{DD} +0.3В
Вход ИОН к AGND	-0.3В до AV _{DD} +0.3В
Входной ток AIN/ИОН	30mA
Цифровой вход к DGND	-0.3В до DV _{DD} +0.3В
Цифровой выход к DGND	-0.3В до DV _{DD} +0.3 В
Диапазон рабочих температур	-40°C .. +85°C
Температура хранения	-65°C .. +150°C
Температура перехода	150°C
Θ _{JA} Температурное сопротивление	90°C/Вт
Температура выводов при пайке:	
В паровой фазе (60сек)	+215°C
Инфракрасная (15сек)	+220°C


¹ Превышение указанных выше предельных параметров может вызвать повреждение устройства. Эксплуатация устройства при предельных значениях параметров может повлиять на его надежность.

² У ADuC844 контакты AGND и DGND замкнуты внутри корпуса.


³ Применимо для контактов P1.2 – P1.7, находящихся в режиме аналогового или цифрового ввода.

РАСПОЛОЖЕНИЕ ВЫВОДОВ

КОРПУС MQFP-52



КОРПУС CSP-56



СПРАВКА ДЛЯ ЗАКАЗА

Модель	Температурн. диапазон °C	Напряж. питания В	Объем памяти программ	Описание корпуса	Тип корпуса
ADuC844BS62-5	-40 °C - +125	4.75 – 5.25	62Кбайта	52-контактный MQFP	S-52
ADuC844BS62-3	-40 °C - +125	2.75 – 3.60	62Кбайта	52-контактный MQFP	S-52
ADuC844BCP62-5	-40 °C - +125	4.75 – 5.25	62Кбайта	56-контактный CSP	CP-56
ADuC844BCP62-3	-40 °C - +125	2.75 – 3.60	62Кбайта	56-контактный CSP	CP-56
ADuC844BCP32-5	-40 °C - +125	4.75 – 5.25	32Кбайта	56-контактный CSP	CP-56
ADuC844BCP32-3	-40 °C - +125	2.75 – 3.60	32Кбайта	56-контактный CSP	CP-56
ADuC844BCP8-5	-40 °C - +125	4.75 – 5.25	8Кбайт	56-контактный CSP	CP-56
ADuC844BCP8-3	-40 °C - +125	2.75 – 3.60	8Кбайт	56-контактный CSP	CP-56
EVAL-ADuC844QS				Система разработки Quick Start	
EVAL-ADuC844QSP				Система разработки Quick Start Plus	

ВНИМАНИЕ !

Устройство чувствительно к электростатическим разрядам (ESD). Разряд до 4000В, уже накопленный на человеке или оборудовании, может произойти неконтролируемым образом при простом прикосновении к устройству. Не смотря на то, что устройство ADuC844 имеет цепи защиты, для сохранения его работоспособности следует предпринять соответствующие меры.


ОПИСАНИЕ КОНТАКТОВ

Конт. 52-MQFP	Конт. 56-CSP	Мнемоника	Тип	Функция
1, 2	56, 1	P1.0/P1.1	I/O	P1.0 и P1.1 можно конфигурировать как цифровые входы и выходы; они имеют подтягивающие к питанию элементы, подобно тем, которые описываются ниже для Порта3. P1.0 и P1.1 допускают втекание повышенного тока до 10mA.
		P1.0/T2/PWM0	I/O	Как описано выше, P1.0 и P1.1 выполняют еще и некоторые дополнительные функции. P1.0 можно использовать как внешний счетный вход Таймера2. Когда счетный вход разрешен, отрицательный перепад на входе T2 инкрементирует содержимое счетчика 2. Если разрешена работа PWM, то на этом контакте появится выходной сигнал PWM0.
		P1.1/T2EX/ PWM1	I/O	P1.0 можно использовать как внешний вход управления Таймером2. Когда управление разрешено, отрицательный перепад на входе T2 вызывает перезагрузку или захват события Таймером2. Если разрешена работа PWM, то на этом контакте появится выходной сигнал PWM1.
3-4 9-12	2-3 11-14	P1.2-P1.7	I	У портов P1.2-P1.7 нет выходных цифровых передатчиков, поэтому они могут работать только как порты цифрового ввода, при условии, что в соответствующие разряды портов записывается 0.
		P1.2/DAC/ IEXC1	I/O	Данные контакты несут еще некоторые аналоговые функции: На этот контакт можно вывести выход ЦАП или выход одного или обоих генераторов тока возбуждения (200мкА или 2 x 200мкА).
		P1.3/AIN5/ IEXC2	I/O	На этот контакт можно вывести вход вспомогательного АЦП или выход одного или обоих генераторов тока возбуждения.
		P1.4/AIN1	I	Положительный аналоговый вход основного АЦП.
		P1.5/AIN2	I	Отрицательный аналоговый вход основного АЦП.
		P1.6/AIN3	I	Вход вспомогательного АЦП или положительный аналоговый вход основного АЦП.
		P1.7/AIN4/DAC	I/O	Вход вспомогательного АЦП или отрицательный аналоговый вход основного АЦП или выход ЦАП.
5	4	AVDD	S	Источник питания аналоговых цепей.
6	5	AGND	S	Аналоговая земля.
N/C	6	AGND	S	Второй вывод аналоговой земли (только для корпуса CSP).
7	7	REFIN-	I	Отрицательный вход внешнего ИОН.
8	8	REFIN+	I	Положительный вход внешнего ИОН.
13	15	<u>SS</u>	I	Слабо подтянутый к питанию контакт «выбор ведомого» для интерфейса SPI.
14	16	MISO	I	Слабо подтянутый к питанию контакт Вход ведущего/Выход ведомого интерфейса SPI.
15	17	RESET	I P P I	Слабо подтянутый к земле контакт сброса (RESET) с триггером Шмидта на входе. Наличие на этом контакте напряжения высокого уровня в течение 16-ти периодов частоты ядра при работающем осцилляторе вызывает сброс устройства.

Конт. 52-MQFP	Конт. 56-CSP	Мнемоника	Тип	Функция
16-19 22-25	18-21 24-27	P3.0-P3.7	I/O	P3.0-P3.7 – контакты двунаправленного порта с внутренними резисторами подтягивания к питанию. Входы/выходы Порта3, в которые записаны 1-цы, можно использовать как входы. Если контакты Порта3, используемые как входы, внешним образом установить в 0, то из-за наличия внутренних резисторов подтягивания к питанию во внешнюю цепь будет подаваться небольшой ток. При генерации на выход перепада 0-1 на время в течение 2-х периодов тактовой частоты ядра включается мощный выходной каскад, обеспечивающий сильное подтягивание сигнальной линии к питанию. Как описано ниже, контакты Порта3 выполняют еще и некоторые дополнительные функции.
16	18	P3.0/RXD		Принимаемые данные последовательного порта UART.
17	19	P3.1/TXD		Передаваемые данные последовательного порта UART.
18	20	P3.2/INT0		Внешнее прерывание 0. Данный контакт можно использовать как строб разрешения счета Таймера0. Принимаемые данные последовательного порта UART.
19	21	P3.3/INT1		Внешнее прерывание 1. Данный контакт можно использовать как строб разрешения счета Таймера1.
22	24	P3.4/T0/ PWMCYC		Внешний вход Таймера/Счетчика 0. Если ШИМ разрешен, то на данный вход можно подавать внешнюю частоту синхронизации (счета).
23	25	P3.5/T1		Внешний вход Таймера/Счетчика 1.
24	26	P3.6/WR		Строб записи во внешнюю память данных. Заносит байт данных из Порта0 во внешнюю память данных.
25	27	P3.7/RD		Строб чтения из внешней памяти данных. разрешает ввод данных из внешней памяти в Порт0.
20, 34, 48	22, 36, 51	DVDD	S	Цифровое питающее напряжение.
21, 35, 47	23, 37, 50	DGND	S	Цифровая земля.
26	28	SCLOCK	I/O	Сигнал синхронизации интерфейсов I ² C или SPI. Когда этот контакт используется как вход, то его входным каскадом будет триггер Шмидта с внутренним слабо подтягивающим к питанию резистором. Этим контактом можно так же управлять с помощью программы, когда он используется как выход.
27	29	MOSI/SDATA	I/O	Вход/Выход последовательных данных интерфейса I ² C или Выход Ведущего/Вход Ведомого интерфейса SPI. Когда этот контакт является входом, то к нему подключается внутренний, подтягивающий к питанию резистор. Этим контактом можно так же управлять с помощью программы, когда он используется как выход.
28-31 36-39	30-32 38-42	P2.0-P2.7	I/O	Двунаправленный Порт2 с внутренними, подтягивающими к питанию резисторами. Входы/выходы Порта2, в которые записаны 1-цы, можно использовать как входы. Если контакты Порта2, используемые как входы, внешним образом установить в 0, то из-за наличия внутренних резисторов подтягивания к питанию во внешнюю цепь будет подаваться небольшой ток. Порт2 образует старший байт адреса при обращении к внешней памяти программ и средний и старший байты адреса при обращении к 24-битному пространству внешней памяти данных.
32	34	XTAL1	I	Вход инвертирующего усилителя генератора кварцевого резонатора.
33	35	XTAL2	O	Выход инвертирующего усилителя генератора кварцевого резонатора. (см. раздел «Рассмотрение аппаратной конфигурации»).

Конт. 52-MQFP	Конт. 56-CSP	Мнемоника	Тип	Функция
40	43	\overline{EA}		<p>Логический вход разрешения внешнего доступа. При высоком логическом уровне сигнала на этом входе выборка команд будет производиться из внутренней памяти кода в диапазоне адресов: от 0000h до FFFFh. При низком – из внешней памяти. Для определения режима выборки кода (из внутренней или внешней памяти) контакт \overline{EA} стробируется в конце внешнего сигнала RESET или при подаче на устройство питания.</p> <p>Кроме того, контакт \overline{EA} можно использовать как В/Б для внешней эмуляции, поэтому потенциал на этом контакте должен быть неизменным при нормальной работе, так как в противном случае будет вызвано прерывание, которое прекратит выполнение кода МК.</p>
41	44	PSEN		<p>Логический выход разрешения доступа к памяти программ. Этот сигнал разрешает доступ внешней памяти программ к магистрали МК в циклах выборки инструкций. Этот выход остается активным в течение 6-ти периодов основной частоты ядра, исключая моменты доступа МК к внешней памяти данных. Выход находится в высоком логическом состоянии при выполнении программы из внутренней памяти.</p> <p>Этот выход можно использовать для разрешения режима последовательной загрузки устройства. Для этого необходимо подключить его через резистор к земле во время подачи внешнего сигнала RESET или при подаче на устройство питающего напряжения.</p>
42	45	ALE		<p>Логический выход разрешения защелкивания (фиксации) адреса. Этот сигнал используется для защелкивания в регистр младшего байта адреса (или байта страницы при 24-битной адресации) памяти в циклах обращения к внешней памяти программ или данных. Его появление можно запретить путем установки разряда PCON.4 в PCON SFR.</p>
43-46 49-52	46-49 52-55	P0.0-P0.7	I/O	<p>P0.0-P0.7 – контакты двунаправленного Порта0 с открытым стоком. Линии Порта0, в которые записаны 1-цы, становятся «плавающими» и в таком состоянии их можно использовать как входы с высоким импедансом. Для корректной передачи высокого логического уровня на эти контакты необходимо устанавливать внешние, подтягивающие к питанию, резисторы.</p> <p>Кроме этого, Порт0 мультиплексирован с младшим байтом адреса и магистралью данных при обращении к внешней памяти программ или данных. В последнем случае, при установке 1-цы порт использует внутренние схемы подтягивания к питанию.</p>

* I=ввод, вход (input), O=вывод, выход (output), S=питание (supply)



НОМЕРА ВЫВОДОВ ОТНОСЯТСЯ К 52-КОНТАКТНОМУ КОРПУСУ MQFP *

Рисунок 1 Детальная блок-схема ADuC844 (элементы, очерченные жирной рамкой, отсутствуют в ИС ADuC834)

ОРГАНИЗАЦИЯ ПАМЯТИ

- ADuC844 включает в себя четыре различных типа памяти:
- 62КБ внутренней Flash/EE памяти программ
 - 4КБ внутренней Flash/EE памяти данных
 - 256Б памяти данных общего применения с произвольным доступом (RAM)
 - 2КБ внутренней XRAM

(1) Flash/EE память программ

Для выполнения кода пользователя в ADuC844 имеется 62КБ Flash/EE памяти программ. Пользователь может выбирать в какой памяти ему лучше исполнять свой код: во внутренней или во внешней. Если пользователь включает питание или подает внешний сброс при $EA = 0$, то устройство будет исполнять код (программу) во внешней памяти, в противном случае, если $EA = 1$, то – во внутренней. ADuC844 не поддерживает переход с F7FFh пространства внутренней памяти программ во внешнюю F800h. Напротив, 2048 байт, заключенных между адресами F7FFh и FFFFh, будут восприниматься устройством как пустая операция NOP.

«Зашитое внутри» программное обеспечение позволяет загружать исполняемый код во внутреннюю память (62КБ) через последовательный порт (UART) даже тогда, когда устройство находится в составе схемы. При этом не требуется никакой дополнительной аппаратуры.

56КБ памяти программ можно репрограммировать в рабочих условиях, следовательно, ПЗУ программ можно модифицировать в полевых условиях, используя протокол обмена пользователя. Эту же часть памяти можно использовать как память данных. Последнее будет обсуждаться более подробно в разделе, посвященном Flash/EE памяти.

(2) Flash/EE память данных

Пользователю предоставляется 4КБ Flash/EE памяти данных, с косвенным доступом через группу регистров, расположенных в области Регистров Специальных Функций (SFR). Это будет обсуждаться более подробно в разделе, посвященном Flash/EE памяти.

(3) Память общего применения с произвольным доступом (RAM)

RAM общего применения состоит из двух равных частей по 128 байт каждая: нижней части и верхней. К 128 байтам нижней части памяти возможен прямой и косвенный доступ в то время, как к 128 байтам верхней возможен только косвенный (поскольку эта память занимает ту же область, что и SFR, к которым обращение может быть только прямым).

Распределение нижних 128 байт памяти показано на Рис.2. 32 младших байта сгруппировано в четыре банка по восемь регистров с R0 по R7. Следующие 16 байт (128 бит) с расположением в адресах с 20Hex по 2FHex (за банками регистров) образуют блок памяти с прямой адресацией бит (адреса бит с 00H по 7FH). Стек можно располагать в любом месте внутренней памяти, глубина стека может достигать 2048 байт.

Сигнал сброса устанавливает стек по адресу 07 hex. При любом вызове или записи в стек сначала производится увеличение содержимого указателя стека (SP), а, затем, загрузка в стек. Следовательно, загрузка стека начинается с адреса 08hex, который одновременно является и первым регистром (R0) 1-го банка регистров. Таким образом, если планируется использовать более одного банка регистров, указатель стека следует размещать в области RAM, не используемой для хранения данных.




Рисунок 2 Нижние 128 байт внутренней памяти данных

(4) Внутренняя XRAM

ADuC844 содержит 2КБ внутренней расширенной памяти. Хотя данный тип памяти и расположен на кристалле, доступ к нему осуществляется с помощью команды MOVX. 2КБ внутренней памяти XRAM отображаются в нижней части пространства внешней памяти при установленном бите CFG844.0, иначе, доступ к расширенной памяти будет осуществляться так же как в стандартном МК 8051. Даже при установленном бите CFG844.0 доступ к внутренней XRAM будет осуществляться только тогда, когда 24-битный указатель DPTR будет больше чем 0007FFH.




Рисунок 3 Структура внутренней и внешней XRAM

При доступе к внутренней XRAM порты P0 и P2, а также выходы стробов RD и WR не изменяют своего состояния при выполнении инструкции MOVX, как в

случае стандартного МК 8051. Это позволяет использовать данные порты и контакты для стандартного В/В.

Верхние 1792 байта внутренней XRAM можно сконфигурировать так, что они будут использоваться как расширенный 11-битный указатель стека.

По умолчанию стек будет работать так же как в стандартном 8052, переходя из состояния FFh в 00h в области RAM общего применения. Однако для ADuC844 стало возможным (путем установки бита CFG844.7) разрешить расширенный 11-битный указатель стека. В этом случае, стек осуществляет переход из ячейки RAM FFh в ячейку 0100h XRAM.

11-бит указателя стека получают из SP и SPH SFR.

SP SFR располагается по адресу 81h, как в стандартном МК 8052. SPH SFR располагается по адресу B7h. Три младших бита этого SFR содержат 3 дополнительных бита к 8-битному указателю стека и дают вместе 11-битный указатель стека.




Рисунок 4 Операция с расширенным указателем стека

Внешняя память данных (Внешняя XRAM)

Как и в стандартном ядре 8051 ADuC844 может обращаться к внешней памяти данных с помощью команды MOVX. Эта команда автоматически подает все стробы управления, необходимые для обращения к внешней памяти данных.

При этом ADuC844 может иметь доступ к 16МБ внешней памяти данных. Последнее является существенным улучшением эксплуатационных характеристик по сравнению со стандартным МК 8051, обеспечивающим доступ только к 64КБ внешней памяти данных. Внешняя память данных рассматривается более подробно в разделе, посвященном анализу аппаратной части ADuC844.

РЕГИСТРЫ СПЕЦИАЛЬНЫХ ФУНКЦИЙ (SFR)

Область регистров SFR располагается в старших 128 байтах пространства внутренней памяти данных, она доступна только с помощью прямой адресации. Эта область обеспечивает связь между центральным процессором (ЦП), (CPU) и всей внутренней периферией. Блок схема, показывающая программную модель ADuC844 с использованием области SFR, показана на Рис.5.

Все регистры, исключая счетчик команд (PC) и четырех банков регистров общего назначения, располагаются в области регистров специальных функций (SFR). Регистры SFR выполняют функции управления, конфигурирования и передачи данных, обеспечивая тем самым интерфейс между ЦП и всей внутренней периферией кристалла.



Рисунок 5 Программная модель

Аккумулятор SFR (ACC)

ACC является регистром аккумулятора, он используется для выполнения математических операций, включая сложение, вычитание, целочисленное умножение и деление, а также булевскую обработку битов. Мнемоника команд обращения к аккумулятору выполняется через символ «A».

(B) SFR

Регистр (B) используется совместно с аккумулятором для операций умножения и деления. Для инструкций другого типа его можно использовать как оперативный регистр общего назначения.

Указатель Данных (DPTR)

Регистр DPTR является указателем данных и составлен из трех 8-битовых регистров, называемых DPP (байт номера страницы), DPH (старший байт) и DPL (младший байт). Они используются для обеспечения доступа программного кода к внешним данным. С указателем можно работать как с 16-битным регистром (DPTR=DPH, DPL) либо как с тремя независимыми 8-битными регистрами (DPP, DPH, DPL).

ADuC844 поддерживает работу с двумя указателями данных. Дополнительные сведения об этом приводятся в разделе, описывающем Указатель Данных.

Указатель Стека (SP и SPH)

Регистр указателя стека (SP) используется для запоминания адреса внутреннего RAM (OЗУ), который называется «вершиной стека». Регистр SP инкрементируется до того, как данные записываются по командам PUSH и CALL. В то время, как стек может располагаться в любом месте внутреннего ОЗУ, регистр SP по сбросу инициализируется в адрес 07. Это обуславливает то, что стек начинается с адреса 08H.

Как указывалось ранее, указатель стека ADuC844 содержит 11 разрядов. 3 старших бита, дополняющих указатель до 11 разрядов, являются 3-мя младшими разрядами байта SPH, расположенного по адресу B7h. Для того, чтобы разрешить доступ к SPH SFR необходимо установить бит EXSP(CFG844.7), иначе доступ к SPH SFR по чтению и записи запрещен.

Слово Состояния (статус) Программы.

Регистр PSW SFR содержит биты, отражающие текущее состояние процессора, как показано ниже в Таблице I.

Адрес SFR	D0H
Значение по включению питания	00H
Битовая адресация	Да

Таблица I. Назначение бит в PSW SFR

Бит	Наименование	Описание
7	CY	Флаг переноса
6	AC	Доп. флаг переноса
5	F0	Флаг общего назначения
4	RS1	Биты выбора банка регистров
3	RS0	RS1 RS0 Выбран- ный банк
		0 0 0
		0 1 1
		1 0 2
		1 1 3
2	OV	Флаг переполнения
1	F1	Флаг общего назначения
0	P	Бит паритета

Регистр Управления Питанием (PCON SFR)

PCON SFR содержит биты управления вариантами реализации питания с понижением уровня потребления, а так же флаги состояния (статусные) общего назначения, как показано в Таблице II.

Адрес SFR	87H
Значение по включению питания	00H
Битовая адресация	Нет

Таблица II. Назначение бит в PCON SFR

Бит	Наименование	Описание
7	SMOD	Удвоение скорости обмена UART
6	SERIPD	Разрешение прерывания от SPI в «Ждущем Режиме»
5	INTOPD	Разрешение прерывания INTO в «Ждущем Режиме» (Power Down)
4	ALEOFF	Запрет выхода ALE
3	GF1	Бит флага общего назначения
2	GF0	Бит флага общего назначения
1	PD	Разрешение «Ждущего Режима»
0	IDL	Разрешение холостого режима

Регистр конфигурации (CFG844 SFR)

Регистр CFG844 SFR содержит все необходимые биты для конфигурирования внутренней памяти XRAM и расширенного указателя стека. По умолчанию Регистр конфигурирует модель работы MK 8051 (расширенный стек и XRAM запрещены).

Адрес SFR	AFH
Значение по включению питания	00H
Битовая адресация	Нет


Таблица III. Назначение бит в CFG844 SFR

Бит	Наименование	Описание
7	EXSP	Разрешение расширенного SP. Если этот бит установлен, то указатель осуществляется переходом: с SPH/SP=00FFh на 0100h. Если этот бит сброшен, то SPH SFR окажется запрещенным и указатель стека будет осуществлять следующий переход: с SP=FFh на SP=00h.
6	-	-
5	-	-
4	-	-
3	-	-
2	-	-
1	-	-
0	XRAMEN	Бит разрешения внутренней XRAM. Если этот бит установлен, то внутренняя XRAM будет отображаться в нижние (первые) 2КБ внешнего адресного пространства. Если бит сброшен, то XRAM будет недоступна и в нижние 2КБ будет отображаться память данных (Рис.3).

ПОЛНАЯ КАРТА РАЗМЕЩЕНИЯ SFR

На Рис.6 показана полная карта размещения SFR и содержимое SFR по сбросу (RESET); «не исп. (не используется)» указывает на незанятые элементы SFR. Незанятые элементы в области адресов SFR не следует использовать, поскольку здесь никаких регистров здесь не существует. Если незанятый элемент считывают, то получают неопределенную величину. Резервные элементы SFR, предназначены для использования в будущем, обозначаются как «резерв» и их так же не следует использовать в программном обеспечении пользователя.

ISPI FFH 0	WCOL FEH 0	SPE FDH 0	SPIM FCH 0	CPOL FBH 0	CPHA FAH 0	SPR1 F9H 0	SPR0 F8H 0	БИТЫ > F8H	SPICON F8H
F7H 0	F6H 0	F5H 0	F4H 0	F3H 0	F2H 0	F1H 0	F0H 0	БИТЫ B > F0H	
MDO EFH 0	MDE EEH 0	MCO EDH 0	MDI ECH 0	I2CM EBH 0	I2CRS EAH 0	I2CTX E9H 0	I2CI E8H 0	БИТЫ I2CCON > E8H	
E7H 0	E6H 0	E5H 0	E4H 0	E3H 0	E2H 0	E1H 0	E0H 0	БИТЫ ACC > E0H	
RDY0 DFH 0	RDY1 DEH 0	CAL DDH 0	NOXREF DCH 0	ERR0 DBH 0	ERR1 DAH 0	D9H 0	D8H 0	БИТЫ ADCSTAT > D8H	
CY D7H 0	AC D6H 0	F0 D5H 0	RS1 D4H 0	RS0 D3H 0	OV D2H 0	F1 D1H 0	P D0H 0	БИТЫ PSW > D0H	
TF2 CFH 0	EXF2 CEH 0	RCLK CDH 0	TCLK CCH 0	EXEN2 CBH 0	TR2 CAH 0	CNT2 C9H 0	CAP2 C8H 0	БИТЫ T2CON > C8H	
PRE3 C7H 0	PRE2 C6H 0	PRE1 C5H 0	PRE0 C4H 1	WDIR C3H 0	WDS C2H 0	WDE C1H 0	WDWR C0H 0	БИТЫ WDCON > C0H	
BFH 0	PADC BEH 0	PT2 BDH 0	PS BCH 0	PT1 BBH 0	PX1 BAH 0	PT0 B9H 0	PX0 B8H 0	БИТЫ IP > B8H	
RD/ B7H 1	WR/ B6H 1	T1 B5H 1	T0 B4H 1	INT1/ B3H 1	INT0/ B2H 1	TXD B1H 1	RXD B0H 1	БИТЫ P3 > B0H	
EA AFH 0	EADC AEH 0	ET2 ADH 0	ES ACH 0	ET1 ABH 0	EX1 AAH 0	ETO A9H 0	EX0 A8H 0	БИТЫ IE > A8H	
A7H 1	A6H 1	A5H 1	A4H 1	A3H 1	A2H 1	A1H 1	A0H 1	БИТЫ P2 > A0H	
SM0 9FH 0	SM1 9EH 0	SM2 9DH 0	REN 9CH 0	TB8 9BH 0	RB8 9AH 0	T1 99H 0	R1 98H 0	БИТЫ SCON > 98H	
97H 1	96H 1	95H 1	94H 1	93H 1	92H 1	91H 1	90H 1	БИТЫ P1 > 90H	
TF1 8FH 0	TR1 8EH 0	TF0 8DH 0	TR0 8CH 0	IE1 8BH 0	IT1 8AH 0	IE0 89H 0	IT0 88H 0	БИТЫ TCON > 88H	
87H 1	86H 1	85H 1	84H 1	83H 1	82H 1	81H 1	80H 1	БИТЫ P0 > 80H	



Продолжение рисунка на следующей странице

SPICON F8H 04H	PE3EPB	PE3EPB	DACL FBH 00H	DACH FCH 00H	DACCON FDH 00H	PE3EPB	PE3EPB
B FOH 00H	PE3EPB	PE3EPB	НЕ ИСП.	PE3EPB	PE3EPB	SPIDAT F7H 00H	
I2CCON E8H 00H	GN0L*	GN0M*	GN0H*	GN1L*	GN1H*	PE3EPB	PE3EPB
ACC E0H 00H	OFOL	OFOM	OF0H	OF1L	OF1H	PE3EPB	PE3EPB
ADCSTAT D8H 00H	ADCOL	ADCOM	ADCOH	ADC1M	ADC1H	ADC1L	PSMCON
PSW D0H 00H	ADCMODE	ADCOCON	ADC1CON	SF	ICON	PE3EPB	PLLCON
T2CON C8H 00H	PE3EPB	RCAP2L	RCAP2H	TL2	TH2	PE3EPB	PE3EPB
WDCON C0H 10H	PE3EPB	CHIPID	PE3EPB	PE3EPB	PE3EPB	EADRL C6H 00H	EADRH C7H 00H
IP B8H 00H	ECON	PE3EPB	PE3EPB	EDATA1	EDATA2	EDATA3	EDATA4
P3 B0H FFH	PWM0L B1H 00H	PWM0H B2H 00H	PWM1L B3H 00H	PWM1H B4H 00H	PE3EPB BDH 00H	PE3EPB. BEH 00H	SPH B7H 00H
IE A8H 00H	IEIP2 A9H A0H	PE3EPB	PE3EPB	PE3EPB	PE3EPB	PWMCON AEH 00H	CFG844 AFH 00H
P2 A0H FFH	TIMECON A1H 00H	HTHSEC ⁽¹⁾ A2H 00H	SEC ⁽¹⁾ A3H 00H	MIN ⁽¹⁾ A4H 00H	HOUR ⁽¹⁾ A5H 00H	INTVAL A6H 00H	DPCON A7H 00H
SCON 98H 00H	SBUF 99H 00H	I2CDAT 9AH 00H	I2CADD 9AH 00H	НЕ ИСП.	T3FD 9DH 00H	T3CON 9EH 00H	PE3EPB
P1 90H FFH	PE3EPB	PE3EPB	PE3EPB	PE3EPB	PE3EPB	PE3EPB	PE3EPB
TCON 88H 00H	TMOD 89H 00H	TL0 8AH 00H	TL1 8BH 00H	TH0 8CH 00H	TH1 8DH 00H	PE3EPB	PE3EPB
P0 80H FFH	SP 81H 07H	DPL 82H 00H	DPH 83H 00H	DPP 84H 00H	PE3EPB	PE3EPB	PCON 87H 00H



- * По включению питания записываются калибровочные коэффициенты, величины которых записаны на заводе-изготовителе.

(1) Эти регистры (SFR) сохраняют свое значение после подачи сигнала «СБРОС», если TIMECON.0=1.

ПРИМЕЧАНИЕ К SFR:

SFR, АДРЕСА КОТОРЫХ ОКАНЧИВАЮТСЯ НА 0H ИЛИ 8H ЯВЛЯЮТСЯ БИТ-АДРЕСУЕМЫМИ

Рисунок 6. Полная карта размещения регистров SFR

ВВЕДЕНИЕ

ADuC844 является усовершенствованной модификацией микроконвертера ADuC834 и полностью совместим с ним по контактам. ADuC844 обладает улучшенной, 12.58MIPs, версией ядра МК 8052. Изделие обладает всеми функциями ADuC834, стандартное 12-цикловое ядро которого заменено одноцикловым с производительностью 12.6MIPs.

Так как большинство характеристик обоих изделий ADuC844 и ADuC834 одинаковы, в данном документе рассматриваются только те из них, которые имеют определенные отличия. За полной документацией следует обращаться на сайт
<http://www.analog.com/microconverter>

Набор инструкций 8052

Ниже приводится набор команд устройства и число машинных циклов, затрачиваемое на выполнение каждой команды. Для выполнения большинства команд требуется один или, в крайнем случае, два цикла, что дает пиковую производительность 12.6MIPs при состоянии делителя PLLCON=00H.

Работа таймера

Таймеры стандартного ядра 8052 в каждом машинном цикле инкрементируются один раз. Для ADuC844 один машинный цикл равен периоду

основной частоты синхронизации ядра, следовательно, таймеры будут инкрементироваться с частотой синхронизации ядра.

ALE

В кристалле ADuC834 сигнал ALE появляется на выходе с частотой, равной 1/6 рабочей частоты ядра. В кристалле ADuC844 генерация сигнала ALE происходит следующим образом.

Для одноцикловых команд сигнал ALE находится в высоком логическом состоянии в течение первой половины машинного цикла и в низком в течение второй половины.

Для остальных команд сигнал ALE находится в высоком логическом состоянии в течение первой половины первого машинного цикла и в низком в течение оставшейся части цикла.

Доступ к внешней памяти

ADuC844 не поддерживает доступ к внешней памяти программ. При доступе к внешней памяти данных (RAM), очевидно, придется программировать регистр EWAIT для того, чтобы появились дополнительные машинные циклы ожидания для выполнения команд MOVX. Это необходимо проделать для того, чтобы учсть разницу в скоростях обращения к внутренней и внешней RAM.

СИСТЕМА КОМАНД

Мнемоника	Описание	Число байтов	Число циклов
Арифметические			
ADD A, Rn	Прибавить содержимое регистра к А	1	1
ADD A, @Ri	Прибавить к содержимому А косвенно из памяти	1	2
ADDC A, Rn	Прибавить содержимое регистра к А с переносом	1	1
ADDC A, @Ri	Прибавить к содержимому А косвенно из памяти с переносом	1	2
ADD A, dir	Прибавить к содержимому А байт прямо	2	2
ADD A, #data	Прибавить к содержимому А байт непосредственно с переносом	2	2
SUBB A, Rn	Вычесть содержимое регистра из А с заемом	1	1
SUBB A, @Ri	Вычесть из А содержимое памяти косвенно с заемом	1	2
SUBB A, dir	Вычесть из А прямо с заемом	2	2
SUBB A, #data	Вычесть из А непосредственно с заемом	1	1
INC A	Инкрементировать А	1	1
INC Rn	Инкрементировать регистр	1	1
INC @Ri	Инкрементировать память косвенно	1	2
INC dir	Инкрементировать байт прямо	2	2
INC DPTR	Инкрементировать указатель данных	1	3
DEC A	Декрементировать А	1	1
DEC Rn	Декрементировать регистр	1	1
DEC @Ri	Декрементировать память косвенно	1	2
DEC dir	Декрементировать байт прямо	2	2
MUL AB	Умножить А на В	1	9
DIV AB	Разделить А на В	1	9
DA A	Выполнить десятичную коррекцию А	1	2
Логические			
ANL A,Rn	Логическое И регистра с А	1	1
ANL A,@Ri	Логическое И памяти с А косвенно	1	2
ANL A,dir	Логическое И байта с А	2	2
ANL A,#data	Логическое И непосредственно с А	2	2
ANL dir,A	Логическое И А с байтом	2	2
ANL dir,#data	Логическое И числа с байтом непосредственно	3	3
ORL A,Rn	Логическое ИЛИ регистра с А	1	1
ORL A,@Ri	Логическое ИЛИ памяти с А косвенно	1	2
ORL A,dir	Логическое ИЛИ байта с А	2	2
ORL A,#data	Логическое ИЛИ непосредственно с А	2	2
ORL dir,A	Логическое ИЛИ А с байтом	2	2
ORL dir,#data	Логическое ИЛИ числа с байтом непосредственно	3	3
XRL A,Rn	Исключающее ИЛИ регистра с А	1	1
XRL A,@Ri	Исключающее ИЛИ памяти с А косвенно	2	2
XRL A,dir	Исключающее ИЛИ байта с А	2	2
XRL A,#data	Исключающее ИЛИ непосредственно с А	2	2
XRL dir,A	Исключающее ИЛИ А с байтом	2	2
XRL dir,#data	Исключающее ИЛИ числа с байтом непосредственно	3	3
CLR A	Очистить А	1	1
CPL A	Инвертировать А	1	1
SWAP A	Переставить местами Нибблы в А	1	1
RL A	Сдвинуть влево А	1	1
RLC A	Сдвинуть влево А через С	1	1
RR A	Сдвинуть вправо А	1	1
RRC A	Сдвинуть вправо А через С	1	1
Передача данных			
MOV A,Rn	Передать данные из регистра в А	1	1
MOV A,@Ri	Передать данные из памяти в А косвенно	1	2
MOV Rn,A	Передать данные из А в регистр	1	1
MOV @Ri,A	Передать данные из А в память косвенно	1	2
MOV A,dir	Передать байт в А	2	2
MOV A,#data	Передать число в А непосредственно	2	2
MOV Rn,#data	Передать число в регистр непосредственно	2	2
MOV dir,A	Передать данные из А в ячейку	2	2


MOV @Ri,#data	Передать число в память косвенно	2	2
MOV dir,dir	Передать байт в память	3	3
MOV dir,#data	Передать байт непосредственно в память	3	3
MOV DPTR,#data	Загрузить указатель данных числом	3	3
MOVC A,@A+DPTR	Загрузить в А байт данных относительно DPTR	1	4
MOVC A,@A+PC	Загрузить в А байт данных относительно РС	1	4
MOVX A,@Ri	Передать данные из внешней памяти (A8) в А	1	4
MOVX A,@DPTR	Передать данные из внешней памяти (A16) в А	1	4
MOVX @Ri,A	Передать данные из А во внешнюю память (A8)	1	4
MOVX @DPTR,A	Передать данные из А во внешнюю память (A16)	1	4
PUSH dir	Послать байт в стек	2	2
POP dir	Принять байт из стека	2	2
XCH A,Rn	Выполнить обмен данными между регистром и А	1	1
XCH A,@Ri	Выполнить обмен данными между памятью и А косвенно	1	2
XCHD A,@Ri	Выполнить обмен данными между нубблом памяти и А косвенно	1	2
XCH A,dir	Выполнить обмен данными между байтом и А	2	2
Булевские			
CLR C	Очистить С	1	1
CLR bit	Очистить bit непосредственно	2	2
SETB C	Установить С	1	1
SETB bit	Установить bit непосредственно	2	2
CPL C	Инвертировать С	1	1
CPL bit	Инвертировать bit	2	2
ANL C,bit	Логическое И bit и С	2	2
ANL C,/bit	Логическое И инверсии bit-а и С	2	2
ORL C,bit	Логическое ИЛИ bit и С	2	2
ORL C,/bit	Логическое И инверсии bit-а и С	2	2
MOV C,bit	Передать bit в С	2	2
MOV bit,C	Передать С в bit	2	2
Операции ветвления			
JUMP @A,DPTR	Косвенный переход относительно DPTR	1	3
RET	Возврат из подпрограммы	1	4
RETI	Возврат из прерывания	1	4
ACALL addr11l	Абсолютный переход на подпрограмму	2	3
AJMP addr11	Абсолютный безусловный переход	2	3
SJMP rel	Короткий переход (по абсолютному адресу)	2	3
JC rel	Переход, если C=1	2	3
JNC rel	Переход, если C=0	2	3
JZ rel	Переход, если аккумулятор=0	2	3
JNZ rel	Переход, если аккумулятор≠0	2	3
DJNZ Rn,rel	Декремент регистра и переход, если аккумулятор≠0	2	3
LJMP	Длинный переход безусловный	3	4
LCALL addr16	Длинный переход на подпрограмму	3	4
JB bit,rel	Переход, если bit=1	3	4
JNB bit,rel	Переход, если bit=0	3	4
JBC bit,rel	Переход, если bit=1 и очистка	3	4
CJNE A,dir,rel	Сравнение с А и относительный JNE	3	4
CJNE A,#data,rel	Сравнение с А и относительный JNE	3	4
CJNE Rn,#data,rel	Сравнение с регистром и относительный JNE	3	4
CJNE @Ri,#data,rel	Сравнение с регистром косвенное и относительный JNE	3	4
DJNZ dir,rel	Декремент байт и относительный JNZ	3	4
Прочие			
NOP	Нет операции	1	1

Примечание:

1. Один цикл занимает один период тактовой частоты.
2. Команды MOVX занимают 4 цикла, когда интервал ожидания равен 0. Команды MOvx занимают 4+п циклов, когда интервал ожидания равен п периодам.
3. Команды LCALL занимают 3 цикла, когда LCALL выполняется из прерывания.

РАЗМЕРЫ КОРПУСОВ

**Пластмассовый плоский квадратный корпус с 52-мя выводами (MQFP)
(S-52)**



**Миниатюрный корпус с 56-ю выводами (LFCSP)
размером 8x8 мм (CP-56)**

