

МОДУЛЬ ЦИФРОВОЙ ОБРАБОТКИ РАДИОЛОКАЦИОННОГО СИГНАЛА МОС 3С001

Андреев Н.А, Марочкин М.В, Рыбаков В.Ю.

Рязанский государственный приборный завод

Модуль обработки сигналов МОС 3С001 предназначен для решения задач цифровой сигнальной обработки радиолокационной информации в составе специализированных вычислительных комплексов. Структура модуля, сочетающая высокую производительность четырех вычислительных устройств на основе ЦПОС ADSP-TigerSHARC фирмы Analog Devices и гибкость устройства ввода-вывода данных, позволяет реализовать широкий спектр алгоритмов обработки цифровых сигналов, включая цифровую фильтрацию и двумерную обработку изображений.

Конструктивное исполнение модуля обеспечивает его использование в условиях жестких внешних воздействий.

Модуль МОС 3С001 выполнен на основе печатной платы в конструктиве "Евромеханика формфактор 3U", с кондуктивным теплосъемом, краевой металлизацией и креплением в корпусе теплопередающими клиньями.

Функциональная схема модуля обработки сигналов 3С001 включает следующие основные части:

- четыре цифровых сигнальных процессора ADSP-TS101SAB2-100 фирмы Analog Devices.
- устройство управления вводом-выводом (УУВВ) на основе ПЛИС APEX II фирмы Altera.
- энергонезависимую FLASH-память, предназначенную для хранения файла конфигурации ПЛИС.
- энергонезависимую FLASH-память, предназначенную для хранения программ ЦПОС.
- последовательный цифровой интерфейс LVDS, обеспечивающий ввод данных по 8-и линиям производительностью 560 Мбит каждая.
- последовательный цифровой интерфейс LVDS, обеспечивающий вывод данных по 8-и линиям производительностью 560 Мбит каждая.
- интерфейс с шиной CompactPCI, поддерживающий спецификацию интерфейса PCI версии 2.2 для 32-разрядной шины с тактовой частотой 33 МГц. Буферы модуля поддерживают 3,3 В сигнальное окружение шины CompactPCI

Архитектура аппаратно-программных средств модуля 3С001 позволяет интегрировать в составе вычислительного комплекса до 6 модулей обработки сигналов.

Максимальная производительность модуля 3С001 при частоте тактового сигнала ЦПОС 300 МГц составляет:

- для операций с фиксированной запятой - 9600 MIPS (миллионов операций в секунду);
- для операций с плавающей запятой - 7200 MFLOPS (миллионов операций с плавающей запятой в секунду).

Конструктивное исполнение модуля 3С001 и выбор элементной базы обеспечивают работоспособность модуля в составе вычислительного комплекса с внешним обдувом корпуса, при внешних воздействиях:

- повышенная рабочая температура плюс 60°С;
- пониженная рабочая температура минус 50°С.

Вычислительное устройство модуля 3С001 построено на основе четырех микросхем цифрового сигнального процессора фирмы Analog Devices ADSP-TS101SAB2-100, обеспечивающих обработку данных в формате с фиксированной и плавающей запятой.

Цифровые сигнальные процессоры объединяет в группу (кластер) внешний интерфейс шины кластера, представляющий собой 64-разрядную шину с тактовой частотой 100 МГц

На шине кластера расположены:

- синхронная динамическая SDRAM память ОЗУ объемом 8 М x 64-разрядных слов;
- ПЛИС устройства управления вводом-выводом.

ПЗУ программ ЦПОС объемом 1М x 16-разрядных слов выполнено на микросхеме 16-разрядной FLASH-памяти EPC16Q1100

В состав устройства управления вводом-выводом входят следующие функциональные устройства:

- устройство управления вводом данных с линий LVDS;
- устройство управления выводом данных на линии LVDS;
- контроллер PCI Plug&Play;
- устройство управления обменом данными между шиной PCI и шиной кластера через двухбанковый буфер обмена интегрированного в ПЛИС двухпортового ОЗУ объемом 2 x 8 Кбайт;
- устройство управления обменом данными между шиной PCI и ЦПОС через HOST интерфейс;
- контроллер синхронного динамического ОЗУ SDRAM памяти.

Устройство управления вводом-выводом имеет следующие связи:

- 64-разрядная синхронная шина кластера для связи с ЦПОС и синхронным динамическим ОЗУ SDRAM;

- 16-разрядная шина интерфейса FLASH-памяти;
- 2 канала ввода последовательного интерфейса LVDS, каждый канал включает линию синхронизации и 4 линии данных;
- 2 канала вывода последовательного интерфейса LVDS, каждый канал включает линию синхронизации и 4 линии данных;
- 32-разрядная системная шина интерфейса CompactPCI для связи с управляющим процессором, графическим контроллером или другими модулями обработки сигналов.

Последовательный цифровой интерфейс LVDS обеспечивает ввод-вывод данных с 8 линий LVDS. По каждой линии данных LVDS информация передается кадрами, кадр представлен последовательностью из 10 бит. Кадр сопровождается сигналом синхронизации, передаваемым по линии синхронизации LVDS. Частота сигнала синхронизации кадров составляет 56 МГц, что обеспечивает скорость передачи по каждой из линий данных LVDS 560 Мбит/с. 8 младших бит кадра используются для передачи данных, два старших бита используются для управления и синхронизации.

Модуль ЗС001 имеет четыре канала ввода-вывода данных с линий LVDS. Каналы ввода-вывода LVDS разделяются на две группы. Каждая группа каналов LVDS имеет свой сигнал синхронизации, что позволяет осуществлять ввод данных от двух различных устройств (например, от аналого-цифрового преобразователя и другого модуля ЗС001) и вывод данных на два приемника.

Контроллер PCI Plug&Play, интегрированный в ПЛИС устройства управления вводом-выводом, поддерживает режимы ведомого Slave и ведущего Master устройства на шине PCI.

HOST-интерфейс интегрирован в ПЛИС устройства ввода-вывода. HOST-интерфейс обеспечивает доступ внешнего управляющего (HOST) процессора через мост PCI - шина кластера к устройствам, отображаемым на адресное пространство шины кластера, включая внутренние регистры и внутреннюю память ЦПОС, внешнее динамическое ОЗУ, FLASH-память конфигурационного ПЗУ ПЛИС и FLASH-память программ ЦПОС.

Представленный модуль обработки сигналов МОС ЗС001 имеет высокую производительность и малые габариты. Функциональные связи и структура каналов ввода-вывода модуля позволяют принимать оцифрованный поток данных по четырем позиционным каналам от РЛ приемника, распределять поступающий поток данных между несколькими модулями МОС. Модуль обеспечивает параллельную обработку данных как сигнальными процессорами одного модуля, так и несколькими модулями МОС. Управление модулем МОС выполняется модулем управляющего процессора по шине CompactPCI. Возможно формирование и непосредственная выдача модулем МОС изображения на модуль графического контроллера в режиме ПДП по шине CompactPCI.

Модуль МОС предназначен для использования в составе малогабаритных вычислительных комплексов бортовых РЛС, объединяющих в едином конструктивном блоке устройства аналого-цифрового преобразования и обработки радиолокационной информации, а также устройства управления блоками РЛ комплекса.

