

УСТРОЙСТВО ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ КОГЕРЕНТНОЙ МОНОИМПУЛЬСНОЙ РЛС

Ампилов О.В., Пяткин А.К., Топчиев С.А., Никитин М.В.

ОАО «Радиофизика», topchiev@online.ru

Тенденция развития техники обработки радиолокационных сигналов в течение последних десятилетий состоит в постепенном переходе от аналоговых методов к цифровым [3], что дает возможность реализовать известные преимущества цифровых методов обработки над аналоговыми [5].

Использование программируемых логических интегральных схем (ПЛИС) в качестве элементной базы цифровой обработки сигналов (ЦОС) стало в последние годы наиболее перспективным и оптимальным решением при разработке устройства ЦОС. Это позволяет уменьшить габариты, вес и стоимость устройства ЦОС, по сравнению с эквивалентными по производительности многопроцессорными реализациями [2].

Устройства ЦОС на основе ПЛИС в настоящее время активно применяются в аппаратуре современных радиолокационных станций (РЛС) в качестве аппаратных узлов согласованной фильтрации радиолокационных сигналов [1] и обнаружения целей.

На рис.1 показана блок – схема 3-х канального устройства цифровой обработки радиолокационных сигналов, выполненная в виде VME-платы, которая была разработана в ОАО «Радиофизика» для применения в когерентных моноимпульсных РЛС.

Плата обеспечивает:

- Дискретизацию входных аналоговых сигналов на промежуточной частоте;
- Согласованную фильтрацию сигналов с шириной частотной полосы до 30 МГц;
- Адаптивное обнаружение полезных сигналов;
- Вычисление угловых координат обнаруженных целей;
- Формирование единичных замеров координат целей.

Плата предназначена для использования в составе вычислительной системы РЛС на основе VME – шины. Плата построена с применением современных электронных компонентов, таких как АЦП AD9226, ПЦОС ADSP 21062 «Analog Devices», ПЛИС Virtex II 2000 «Xilinx», микросхемы двухпортовой памяти «Samsung».

Применение ПЛИС, имеющих значительно более высокую эффективность при решении задач ЦОС в РЛС [2], позволило отказаться от традиционной несимметричной схемы обработки [2,4], используемой ранее, при многопроцессорной реализации устройства и реализовать симметричную схему. Это дало возможность полностью снять ограничения на количество обнаруживаемых сигналов, существенно упростить ПО платы, осуществить принцип минимизации времени задержки при обработке сигналов, что необходимо для получения малого времени реакции РЛС на быстроизменяющуюся радиолокационную обстановку [3].




Рис.1 Блок – схема платы обработки радиолокационных сигналов

Дискретизация входных аналоговых сигналов производится с частотой 60 МГц, полученной от внешнего высокостабильного опорного генератора, что обеспечивает высокую когерентность обработки сигнала.

Плата осуществляет согласованную фильтрацию следующих типов сигналов:

- Одиночный ЛЧМ (НЧМ) – импульс;
- Когерентная последовательность ЛЧМ (НЧМ) – импульсов;
- Когерентная последовательность немодулированных импульсов;
- Некогерентная последовательность немодулированных импульсов.

Время переключения режимов обработки составляет менее 5 мкс.

Основным вычислительным ядром согласованной фильтрации является набор вычислителей быстрого преобразования Фурье (БПФ) [5] с базой 512. При этом время вычисления БПФ составляет менее 30 мкс [1]. Произведенная оптимизация разрядностей представления сигнальных данных на каждом шаге вычислений, а также коэффициентов преобразования Фурье позволила получить приемлемый уровень энергетических потерь, обусловленных конечной разрядностью вычислителя [1]. Экспериментально полученные потери в отношении сигнал/шум за счет неоптимальности цифровой обработки (без учета влияния весовых функций) при этом не превышают 0,3 дБ.

Использование адаптивных алгоритмов цифровой согласованной фильтрации с применением весовых функций позволило получить уровень боковых лепестков свернутых сигналов менее –40 дБ как в дальностных так и в скоростных каналах. Обнаружение полезных сигналов также осуществляется на ПЛИС с использованием алгоритмов адаптивной пороговой обработки.

Процессор ADSP-21062 выполняет следующие функции:

- обеспечение интерфейса информационных обменов по шине VME;
- управление параметрами согласованной фильтрации;
- формирование пакетов содержащих единичные замеры координат обнаруженных целей.

Полученная радиолокационная информация передается на вход платы вторичной обработки с помощью link – портов сигнального процессора.

Численное моделирование, а так же экспериментальные данные, полученные на макетном стенде, показывают, что предлагаемая схема обработки обеспечивает решение поставленных задач.

Таким образом, подобное распределение вычислительных ресурсов между ПЛИС и сигнальным процессором позволяет на одном вычислительном устройстве осуществить цикл цифровой обработки радиолокационной информации в когерентной моноимпульсной РЛС, начиная с дискретизации сигнала на ПЧ и заканчивая формированием единичных замеров координат обнаруженных объектов.

Литература

1. *А.К. Пяткин, М.В. Никитин* «Реализация на ПЛИС быстрого преобразования Фурье (БПФ) для алгоритмов ЦОС в многофункциональных РЛС», «Цифровая обработка сигналов» №3/2003.
2. *А.К. Пяткин* «Реализация цифрового формирователя полосы в многофункциональных РЛС», «Цифровая обработка сигналов» №2/2003.
3. *Д.Ю. Бобров, А.П. Доброжанский, Г.В. Зайцев, Ю.В. Маликов, И.Б. Цытин* «Цифровая обработка сигналов в многофункциональных РЛС», «Цифровая обработка сигналов» №4/2001.
4. *Д.Ю. Бобров, А.П. Доброжанский, Г.В. Зайцев, Ю.В. Маликов, И.Б. Цытин* «Цифровая обработка сигналов в многофункциональных РЛС: часть 2 - алгоритмы обработки радиолокационных сигналов», «Цифровая обработка сигналов» №1/2002.
5. *Л. Рабинер, Б. Гоулд* «Теория и применение цифровой обработки сигналов», Москва «Мир», 1978
6. *Бобешко А.В., Никитин М.В.* «Особенности сигнальной обработки при суммарно-разностной схеме определения угловых координат в моноимпульсных РЛС», тезисы доклада на молодежной научно-технической конференции «Радиолокация и связь – перспективные технологии». М., ОАО «Радиофизика», 2002 год.

